Konstruktiver Entwurf eines RISC-V-Prozessors in VHDL.
Es wird ein konstruktiver Entwurf eines Prozessors in der Hardwarebeschreibungssprache VHDL auf Basis der RISC-V-Architektur bechrieben.
Nach der Definition des Befehlssatzes erfolgt zunächst der Entwurf eines strukturellen Minimalsystems. Im Anschluss wird dieser Basiskern schrittweise um Gruppen von Maschinenbefehlen mit identischem Datenpfad erweitert. Parallel dazu werden alle Komponenten direkt bei ihrer ersten Verwendung eingeführt und notwendige Entwurfsentscheidungen fundiert diskutiert.
Abgerundet wird das Design durch die Ergänzung von in VHDL beschriebenen Peripheriebausteinen und die praktische Verifikation des Gesamtsystems mittels Testprogrammen auf einem FPGA.
Kai-Uwe Mrkor
Kai-Uwe Mrkor hat Elektronik und Informatik studiert und ist an der Technischen Hochschule Brandenburg tätig. Seine Schwerpunkte liegen in den Bereichen Smartcards, Hard- und Software für Eingebettete Systeme sowie der allgemeinen Softwareentwicklung.
Bei der Vermittlung aktueller Inhalte aus den Bereichen der Elektronik sowie der Technischen Informatik kann er auf eine langjährige Erfahrung als Autor und Dozent zurückgreifen.
Die mittlerweile regelmäßig erscheinenden Veröffentlichungen zeichnen
sich durch eine verständliche und praxisorientierte Darstellung selbst komplexer Sachverhalte aus.
VHDL RISC CPU CPU-Design Prozessorentwurf RISC-V Technische Informatik